论文>电气自动化/电力论文>FPGA多任务电路结构重配置技术设计

FPGA多任务电路结构重配置技术设计

编号:10-21652 | doc 格式 | 1.30M | 73 页
  • 文档介绍
  • 上传者:天缘
FPGA多任务电路结构重配置技术设计
页数 73 字数 24640
摘要
随着可编程逻辑器件的发展,数字系统设计已经进入"片上可编程系统"(SOPC)的新纪元;芯片朝着高密度、低压、低功耗方向挺进;国际各大公司都在积极扩充其IP库,以优化的资源更好的满足用户的需求,扩大市场;特别是引人注目的所谓FPGA多任务电路结构可重配置技术的开拓,将推动数字系统设计观念的巨大转变。

目 录
1 设计前言 1
2 FPGA多任务电路结构可重配置技术各种方案分析 2
2.1 方案一:采用PC机的配置方案 2
2.1.1并口下载电缆方式 2
2.1.2、基于ISA总线方式[24] 3
2.2 方案二:通过专用的配置芯片配置方案 4
2.3 方案三:采用单片机在线配置FPGA方案 5
2.4 方案四:采用CPLD在线配置FPGA 方案 6
2.5 方案五:采用DSP在线配置FPGA 方案[25] 7
3 基于SRAM的可编程器件的配置原理 8
3.1可编程逻辑器件发展概述 8
3.2 FPGA 的多任务电电路结构可重配置技术 10
3.3 FPGA配置的方式 11
3.4被动串行配置PS原理 12
3.4.1配置引脚定义及功能 12
3.4.2 PS配置时序分析 12
3.5配置文件 13
3.5.1配置文件的转换 13
3.5.2配置文件大小估算 15
4 FPGA多任务电路结构可重配置硬件系统设计 16
4.1重配置系统组成及结构 16
4.2电路主要芯片选择 18
4.2.1 单片机AT89C51 18
4.2.2 可紫外线擦除可编程只读存储器EPROM 27C512 20
4.2.3 FPGA器件 EP1K30TC144-3 22
4.3配置系统各部分硬件电路设计 27
4.3.1 MCU电路 27
4.3.2 FPGA配置的ICR控制电路设计 28
4.3.3 FPGA实现的十八路智力竞赛抢答器电路 29
4.3.4 FPGA实现的数字显示电子时钟电路 30
4.4系统总体硬件电路图 30
5 FPGA多任务电路结构可重配置软件系统设计 32
5.1十八路抢答器FPGA之VHDL程序设计及源程序 32
5.2数字显示电子时钟FPGA之VHDL程序设计及源程序 41
5.3 MCU之汇编语言程序设计及源程序 47
6 设计结语 51
参考文献 52
致谢 53
附录 54

参考文献


[1]胡汉才.单片机原理及其接口技术[M].清华大学出版社,200412
[2]陈光东,赵性初.单片机微型计算机原理与接口(第二版)[M].华中科技大学出版社,1999.4,
[3]罗耀华,蒋志坚. 电子测量仪器原理及原理[M].哈尔滨工业大学出版社,2002.7,50~56
[4]张原. 可编程逻辑器件设计及应用[M].机械工业出版社,2003.1,146~158
[5]潘松,黄继业. EDA技术实用教程[M].科学出版社,2003.12,16~72
  
关于我们 联系我们 帮助中心 支付方式  侵权处理 免责声明 友情链接 网站地图
  蜀ICP备11006018-1